



## ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ

ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ

ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

ΕΡΓΑΣΤΗΡΙΟ ΥΠΟΛΟΓΙΣΤΙΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Όνοματεπώνυμο: \_\_\_\_\_

ΑΜ: \_\_\_\_\_

### ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ

(τμήμα Λ – Ω)

Επαναληπτική Εξέταση Σεπτεμβρίου 2014

Διάρκεια: 2,5 ώρες

Οι εξετάσεις θα πραγματοποιηθούν ΧΩΡΙΣ την παρουσία βιβλίων, βοηθημάτων ή άλλου είδους σημειώσεων. Το μόνο που επιτρέπεται να φέρετε είναι ένα φύλλο Α4 με προσωπικές σημειώσεις.

#### Θέμα 1<sup>ο</sup>

1. Να σχεδιαστεί πλήρης μονάδα μνήμης για υπολογιστικό σύστημα MIPS με διευθύνσεις 32 bit και λέξεις 64 bit, χρησιμοποιώντας ψηφίδες μνήμης RAM 512M x 16 bit. Κάθε ψηφίδα RAM διαθέτει, εκτός από τις αντίστοιχες γραμμές διευθύνσεων και δεδομένων, και τις εισόδους R/W και CS (chip select).
2. Χαρακτηρίστε ως σωστό ή λάθος τις ακόλουθες προτάσεις. Εξηγήστε κάθε φορά την επιλογή σας.
  - a. Οι εκτός σειράς (out-of-order) CPU μπορούν να εκτελούν εντολές κατά τη διάρκεια αστοχίας της κρυφής μνήμης
  - b. Σελίδα ονομάζεται αλλιώς και κάθε μπλοκ της κρυφής μνήμης εντολών (I-cache)

- c. Παρουσία σελίδας στον πίνακα σελίδων ισοδυναμεί με την παρουσία της αντίστοιχης καταχώρισης στον TLB.
  - d. Μεγαλύτερος βαθμός συσχετιστικότητας μειώνει πάντα το ρυθμό αστοχίας.
  - e. Μεγαλύτερα μπλοκ μειώνουν το ρυθμό αστοχίας.
3. Περιγράψτε την οργάνωση της DRAM και εξηγήστε τι προσφέρουν οι DRAM τύπου DDR και QDR αντίστοιχα.
  4. Δίνεται CPU σταθερής συχνότητας λειτουργίας 1GHz, με χρόνο ευστοχίας 1 κύκλο, ποινή αστοχίας 20 κύκλοι, ρυθμό αστοχίας I-cache 4%. Να βρεθεί ο μέσος χρόνος προσπέλασης (AMAT = Average Memory Access Time) της I-cache.
  5. Ποιος αριθμός αναπαρίσταται από τον απλής αριθμό (IEEE) κινητής υποδιαστολής ακριβείας: 1 10110010 00000010...0000;
  6. Δώστε ένα μοντέλο για την μέτρηση της απόδοσης της κρυφής μνήμης (CPI: cycle per instruction) (χρησιμοποιείστε απλουστευμένες παραδοχές) και στη συνέχεια υπολογίστε τους κύκλους αστοχίας ανά εντολή και το πραγματικό CPI, αν δίνεται οργάνωση κρυφής μνήμης – επεξεργαστή MIPS για την οποία ισχύουν τα ακόλουθα:
    - a. Ρυθμός αστοχίας κρυφής μνήμης εντολών (I - cache) = 3%
    - b. Ρυθμός αστοχίας κρυφής μνήμης δεδομένων (D - cache) = 5%
    - c. Ποινή αστοχίας = 100 κύκλοι
    - d. Οι εντολές load και store είναι το 36% του συνόλου των εντολών

## Θέμα 2<sup>ο</sup>

Δίνεται το ακόλουθο τμήμα προγράμματος σε assembly MIPS.

```

addi $2, $zero, 64
add $1, $zero, $zero
Loop: lw $4, 400($1)
      lw $5, 800($1)
      xor $5, $5, $4
      sw $5, 600($2)
      addi $1, $1, 4
      subi $2, $2, 4
      bne $2, $zero, Loop

```

Υποθέτουμε εκτέλεση του παραπάνω τμήματος κώδικα σε επεξεργαστή MIPS με αρχιτεκτονική σωλήνωσης (pipeline) 5 σταδίων (IF, ID, EX, MEM, WB) όπου η εγγραφή σε κάποιον καταχωρητή γίνεται στο πρώτο μισό ενός κύκλου, ενώ η ανάγνωση στο δεύτερο μισό του ίδιου κύκλου. Υποθέτουμε επίσης, ότι όλες οι αναφορές στη μνήμη ικανοποιούνται σε 1 κύκλο (δεν υπάρχουν αστοχίες), ενώ η απόφαση για μια εντολή διακλάδωσης λαμβάνεται στο στάδιο MEM.

1. Αρχικά υποθέτουμε έλλειψη σχήματος προώθησης. Συμπληρώστε το διάγραμμα χρονισμού για την πρώτη επανάληψη του βρόχου, επισημαίνοντας κάθε φορά το λόγο που προκαλείται η οποιαδήποτε καθυστέρηση. Υπολογίστε το συνολικό αριθμό κύκλων που απαιτούνται για την ολοκλήρωση του προγράμματος.
2. Στη συνέχεια υποθέτουμε την ύπαρξη σχήματος προώθησης. Παρουσιάστε το διάγραμμα χρονισμού της πρώτης επανάληψης του βρόχου. Υπολογίστε το νέο συνολικό αριθμό κύκλων που απαιτούνται μέχρι το πέρας του προγράμματος.
3. Είναι δυνατόν να επιτευχθεί καλύτερη απόδοση χωρίς να αλλάξει η σημασιολογία του προγράμματος, όταν παρέχεται σχήμα προώθησης; Αν ναι, υποδείξτε τον τρόπο και υπολογίστε το νέο πλήθος απαιτούμενων κύκλων για την ολοκλήρωση του βελτιστοποιημένου πλέον κώδικα.

### Θέμα 3<sup>ο</sup>

Στο πλαίσιο αυτού του θέματος καλείσθε να εκτιμήσετε την επίδοση ενός τμήματος προγράμματος συναρτήσσει της εσωτερικής οργάνωσης της κρυφής μνήμης (**L1 cache**). Διατίθεται μία μόνο cache μεγέθους δεδομένων **128 Kbytes** εφοδιασμένη με **write back** (1 “dirty” bit), **write allocate** και **LRU** (1 bit, όπου είναι απαραίτητο) πολιτικές, διευθύνσεις μεγέθους **64 bit** και διευθυνσιοδότηση **1 byte**. Το μέγεθος κάθε **block** είναι **32 bytes** δεδομένων. Υποθέτουμε τις ακόλουθες οργανώσεις:

1. 2-way set associative
  2. fully associative
- a. Για κάθε μία από τις παραπάνω οργανώσεις υπολογίστε:
- a.1. Τα μεγέθη των **TAG, INDEX, OFFSET** σε bit (δώστε διάγραμμα).
  - a.2. Το συνολικό μέγεθος της μνήμης και το ποσοστό του μεγέθους των tags στο συνολικό μέγεθος

Δίνεται το ακόλουθο τμήμα κώδικα C:

```
Char M[24] , K[125], C[24];
for (i=0; i<24; i++)
    C[i] = M[i] ^ K[i+2];
```

Οι πίνακες M, K, C περιέχουν χαρακτήρες (8 bit). Βρίσκονται στη RAM, ξεκινώντας από τις θέσεις **0xffff074047400740**, **0xffff0740474A4740**, **0xffff074047408740**. Η cache είναι αρχικά άδεια και η οποιαδήποτε αναφορά σε μεταβλητή πέραν των τριών πινάκων εξυπηρετείται από τους καταχωρητές του επεξεργαστή.

- b. Για κάθε μία από τις παραπάνω οργανώσεις κρυφής μνήμης:
- b.1. Ζητείται ο συνολικός αριθμός των misses που θα συμβούν καθώς και το είδος αυτών (**compulsory, conflict, capacity**)

b.2. Πώς μεταβάλλεται ο αριθμός των misses στην περίπτωση αλλαγής της πολιτικής write-allocate σε write-no-allocate;

#### Θέμα 4<sup>ο</sup>

- a. Ένα υπολογιστικό σύστημα παρέχει σε κάθε διεργασία που τρέχει σε αυτό **65536 bytes** χώρου μνήμης σε σελίδες των **4096 bytes**. Υποθέτουμε πρόγραμμα που τρέχει στο σύστημα αυτό και απαιτεί χώρο εντολών (text-size) **32768 bytes**, χώρο δεδομένων (data-size) **16386 bytes** και χώρο στοίβας (stack-size) **15870 bytes**.
1. Θα χωρέσει το πρόγραμμα αυτό στη μνήμη που διαθέτει το υπολογιστικό σύστημα για την κάθε διεργασία;
  2. Πώς μεταβάλλεται η κατάσταση αν το μέγεθος σελίδας γίνει 512 bytes;
- b. Για κάθε μία από τις ακόλουθες δεκαδικές εικονικές διευθύνσεις μνήμης:

20000, 32768

Να υπολογιστεί ο αριθμός της εικονικής σελίδας (virtual-page-number) στην οποία αντιστοιχίζονται καθώς και η θέση (virtual-page-offset) στο εσωτερικό της για μεγέθη εικονικών σελίδων **4KB** και **8KB**.