Υποθετική Εκτέλεση Εντολών
(Hardware-Based Speculation)
Τεχνικές βελτίωσης του CPI

Pipeline CPI =

Ideal pipeline CPI +
Structural Stalls +
Data Hazard Stalls +
Control Stalls

- register renaming
- δυναμική εκτέλεση
- loop unrolling
- static scheduling, software pipelining
- πρόβλεψη διακλαδώσεων
- delayed branches, branch scheduling
Δυναμική Δρομολόγηση Εντολών

- Tomasulo, Explicit Register Renaming
  - in-order issue
  - out-of-order execution
  - out-of-order completion

- Περισσότερος παραλληλισμός (ILP)
- Βελτίωση της απόδοσης του συστήματος
- Προβλήματα
  - Interrupts/Exceptions
  - Εντολές διακλάδωσης (branches)
Device Interrupt

Network Interrupt

```
add     r1, r2, r3
subi    r4, r1, #4
slli    r4, r4, #2
lw      r2, 0(r4)
lw      r3, 4(r4)
add     r2, r2, r3
sw      8(r4), r2
```

Meggálwse priority
ENERGEPISEHSE Ints
ΣWSE registers
lw      r1, 20(r0)
lw      r2, 0(r1)
addi    r3, r0, #5
sw      0(r1), r3
EPANEFERE registers
KATHARISE Int
APENERY. Ints
EPANEFERE priority
RTE
Precise Interrupts/Exceptions

• Ένα interrupt ή exception ονομάζεται precise εάν υπάρχει μία εντολή (ή interrupt point) για το οποίο:
  - Όλες οι προηγούμενες εντολές έχουν πλήρως εκτελεστεί.
  - Καμία εντολή (μαζί με την interrupting instruction) δεν έχει αλλάξει την κατάσταση της μηχανής.

• Αυτό σημαίνει ότι μπορούμε να επανεκκινήσουμε την εκτέλεση από το interrupt point και “να πάρουμε τα σωστά αποτελέσματα”
  - Στο παράδειγμά μας: Interrupt point είναι η lw εντολή

---

External Interrupt

\[
\begin{array}{ll}
\text{add} & r1,r2,r3 \\
\text{subi} & r4,r1,#4 \\
\text{ssl} & r4,r4,#2 \\
\text{lw} & r2,0(r4) \\
\text{lw} & r3,4(r4) \\
\text{add} & r2,r2,r3 \\
\text{sw} & 8(r4),r2 \\
\end{array}
\]

PC saved
Disable All Ints
Supervisor Mode

Int handler

Restore PC
User Mode

---
Γιατί χρειάζόμαστε τα precise interrupts?

- Αρκετά interrupts/exceptions χρειάζονται να είναι restartable
  - π.χ. TLB faults: διόρθωση translation και επανάληψη του load/store
  - IEEE underflows, illegal operations

- Η επανεκκίνηση δεν απαιτεί preciseness. Ωστόσο, με preciseness είναι πολύ πιο εύκολη!

- Απλοποιεί το λειτουργικό σύστημα
  - το process state που χρειάζεται να αποθηκευτεί είναι μικρότερο
  - η επανεκκίνηση γίνεται γρήγορα (καλό για interrupts μικρής διάρκειας/μεγάλης συχνότητας)
Πού είναι το πρόβλημα?

- Όλες οι τεχνικές που είδαμε μέχρι τώρα (Tomasulo, Explicit Register Renaming) υλοποιούν out-of-order completion
  - Imprecise και όχι Precise Interrupts/Exceptions
    » Είναι πιθανό όταν εμφανισθεί ένα Interrupt/Exception η κατάσταση της μηχανής (processor state) να είναι διαφορετική από ότι αν οι εντολές είχαν εκτελεστεί σειριακά → Imprecise

- Πρέπει να αλλάξουμε τη λογική του out-of-order completion, ώστε να μπορούμε να ορίζουμε precise interrupt points μέσα στο instruction stream

- Πρέπει να βρούμε τρόπο ώστε να συγχρονίσουμε το completion στάδιο των εντολών με την σειρά στο πρόγραμμα (issue-order)
  - Ο απλούστερος τρόπος: in-order completion
Εντολές διακλάδωσης (branches)

• Για να βελτιώσουμε την απόδοση του συστήματος χρησιμοποιούμε branch prediction

• Επομένως κατά το ooo execution εκτελούμε εντολές οι οποίες εξαρτώνται από το αποτέλεσμα της εντολής διακλάδωσης

• Αν η πρόβλεψη δεν επαληθευτεί, θα πρέπει να κάνουμε rollback στο σημείο όπου κάναμε την πρόβλεψη, διότι οι εντολές στο λανθασμένο predicted path έχουν ήδη εκτελεστεί
  - Αυτό ακριβώς είναι το πρόβλημα και με τα precise exceptions!

• Λύση: in-order completion
Hardware Support

• Ιδέα του Reorder Buffer (ROB):
  - Κράτα εντολές σε μία FIFO, ακριβώς με την σειρά που γίνονται issue.
    » Κάθε ROB entry περιέχει: instruction type (branch/store/register op), destination, value, ready field
  - Όταν η εντολή τελειώσει την εκτέλεση, τοποθέτησε τα αποτελέσματα στον ROB.
    » Παρέχει operands σε άλλες εντολές στο διάστημα μεταξύ execution complete & commit
  - Η εντολή αλλάζει την κατάσταση της μηχανής στο commit στάδιο όχι στο WB → in-order commit → οι τιμές στην κεφαλή του ROB αποθηκεύονται στο register file
  - Εύκολη η αναίρεση σε περίπτωση mispredicted branches ή σε exceptions
    » Απλά διαγραφή των speculated instructions που βρίσκονται στο ROB
Αλγόριθμος Tomasulo με ROB

Issue — Πάρε εντολή από FP Op Queue

Αν υπάρχει ελεύθερο reservation station & reorder buffer entry, issue instr & send operands & reorder buffer no. for destination

Execution — Εκτέλεσε εντολή στο Ex Unit (EX)

Όταν και οι τιμές και των 2 source regs είναι έτοιμες εκτέλεσε την εντολή; Αν όχι, παρακολούθησε το CDB για το αποτέλεσμα; Όταν και οι 2 τιμές βρίσκονται στο RS, εκτέλεσε την εντολή; (checks RAW)

Write result — Τέλος εκτέλεσης (WB)

Γράψε το αποτέλεσμα στο CDB προς όλες τις μονάδες που το περιμένουν & στον reorder buffer; Σημείωσε τον RS ως διαθέσιμο.

Commit — Ανανέωσε τον dest register με το αποτέλεσμα από τον reorder buffer

Όταν η εντολή φτάσει στην κεφαλή του reorder buffer & το result είναι διαθέσιμο, ανανέωσε τον dest register με αυτό (ή, αντίστοιχα, αποθήκευσε στη μνήμη) και βγάλε την εντολή από τον reorder buffer. Όταν η εντολή είναι mispredicted branch, καθάρισε (flush) τον reorder buffer και επανεκκίνησε την εκτέλεση στο σωστό path.
<table>
<thead>
<tr>
<th>Status</th>
<th>Wait until</th>
<th>Action or bookkeeping</th>
</tr>
</thead>
<tbody>
<tr>
<td>Issue all instructions</td>
<td>if (RegisterStat[rs].Busy) /<em>in-flight instr. writes rs</em>/</td>
<td>{h ← RegisterStat[rs].Reorder;</td>
</tr>
<tr>
<td></td>
<td>if (ROB[h].Ready) /<em>Instr completed already</em>/</td>
<td>{RS[r].Vj ← ROB[h].Value; RS[r].Qj ← 0;}</td>
</tr>
<tr>
<td></td>
<td>else {RS[r].Qj ← h;} /<em>wait for instruction</em>/</td>
<td>} else {RS[r].Qj ← h;} /<em>wait for instruction</em>/</td>
</tr>
<tr>
<td></td>
<td>} else {RS[r].Vj ← Regs[rs]; RS[r].Qj ← 0;};</td>
<td>} else {RS[r].Vj ← Regs[rs]; RS[r].Qj ← 0;};</td>
</tr>
<tr>
<td></td>
<td>RS[r].Busy ← yes; RS[r].Dest ← b;</td>
<td>RS[r].Busy ← yes; RS[r].Dest ← b;</td>
</tr>
<tr>
<td></td>
<td>ROB[b].Instruction ← opcode; ROB[b].Dest ← rd; ROB[b].Ready ← no;</td>
<td>ROB[b].Instruction ← opcode; ROB[b].Dest ← rd; ROB[b].Ready ← no;</td>
</tr>
<tr>
<td>FP operations and stores and ROB (b) both available</td>
<td>if (RegisterStat[rt].Busy) /<em>in-flight instr writes rt</em>/</td>
<td>{h ← RegisterStat[rt].Reorder;</td>
</tr>
<tr>
<td></td>
<td>if (ROB[h].Ready) /<em>Instr completed already</em>/</td>
<td>{RS[r].Vk ← ROB[h].Value; RS[r].Qk ← 0;}</td>
</tr>
<tr>
<td></td>
<td>else {RS[r].Qk ← h;} /<em>wait for instruction</em>/</td>
<td>} else {RS[r].Qk ← h;} /<em>wait for instruction</em>/</td>
</tr>
<tr>
<td></td>
<td>} else {RS[r].Vk ← Regs[rt]; RS[r].Qk ← 0;};</td>
<td>} else {RS[r].Vk ← Regs[rt]; RS[r].Qk ← 0;};</td>
</tr>
<tr>
<td>FP operations</td>
<td>RegisterStat[rd].Reorder ← b; RegisterStat[rd].Busy ← yes; ROB[b].Dest ← rd;</td>
<td></td>
</tr>
<tr>
<td>Loads</td>
<td>RS[r].A ← imm; RegisterStat[rt].Reorder ← b;</td>
<td></td>
</tr>
<tr>
<td></td>
<td>RegisterStat[rt].Busy ← yes; ROB[b].Dest ← rt;</td>
<td></td>
</tr>
<tr>
<td>Stores</td>
<td>RS[r].A ← imm;</td>
<td></td>
</tr>
<tr>
<td>Status</td>
<td>Wait until</td>
<td>Action or bookkeeping</td>
</tr>
<tr>
<td>-------------</td>
<td>----------------------------------------------------------------------------</td>
<td>-----------------------------------------------------------</td>
</tr>
<tr>
<td>Execute FP op</td>
<td>((RS[r].Qj == 0)) and ((RS[r].Qk == 0))</td>
<td>Compute results—operands are in (Vj) and (Vk)</td>
</tr>
<tr>
<td>Load step 1</td>
<td>((RS[r].Qj == 0)) and there are no stores earlier in the queue</td>
<td>(RS[r].A \leftarrow RS[r].Vj + RS[r].A;)</td>
</tr>
<tr>
<td>Load step 2</td>
<td>Load step 1 done and all stores earlier in ROB have different address</td>
<td>Read from Mem[RS[r].A]</td>
</tr>
<tr>
<td>Store</td>
<td>((RS[r].Qj == 0)) and store at queue head</td>
<td>(ROB[h].Address \leftarrow RS[r].Vj + RS[r].A;)</td>
</tr>
<tr>
<td>Status</td>
<td>Wait until</td>
<td>Action or bookkeeping</td>
</tr>
<tr>
<td>-------------------------</td>
<td>-----------------------------------------</td>
<td>------------------------------------------------------------</td>
</tr>
<tr>
<td>Write result all but store and CDB available</td>
<td>Execution done at r</td>
<td>b ← RS[r].Dest; RS[r].Busy ← no;</td>
</tr>
<tr>
<td></td>
<td>and (RS[r].Qk == 0)</td>
<td>∀x(if (RS[x].Qj == b) {RS[x].Vj ← result; RS[x].Qj ← 0});</td>
</tr>
<tr>
<td></td>
<td></td>
<td>∀x(if (RS[x].Qk == b) {RS[x].Vk ← result; RS[x].Qk ← 0});</td>
</tr>
<tr>
<td></td>
<td></td>
<td>ROB[b].Value ← result; ROB[b].Ready ← yes;</td>
</tr>
<tr>
<td>Store</td>
<td>Execution done at r and (RS[r].Qk == 0)</td>
<td>ROB[h].Value ← RS[r].Vk;</td>
</tr>
<tr>
<td>Commit</td>
<td>Instruction is at the head of the ROB</td>
<td>d ← ROB[h].Dest; /* register dest, if exists */</td>
</tr>
<tr>
<td></td>
<td>(entry h) and ROB[h].ready == yes</td>
<td>if (ROB[h].Instruction == Branch)</td>
</tr>
<tr>
<td></td>
<td></td>
<td>{if (branch is mispredicted)</td>
</tr>
<tr>
<td></td>
<td></td>
<td>{clear ROB[h], RegisterStat; fetch branch dest;};}</td>
</tr>
<tr>
<td></td>
<td></td>
<td>else if (ROB[h].Instruction == Store)</td>
</tr>
<tr>
<td></td>
<td></td>
<td>{Mem[ROB[h].Destination] ← ROB[h].Value;}</td>
</tr>
<tr>
<td></td>
<td></td>
<td>else /* put the result in the register destination */</td>
</tr>
<tr>
<td></td>
<td></td>
<td>{Reg[d] ← ROB[h].Value;};</td>
</tr>
<tr>
<td></td>
<td></td>
<td>ROB[h].Busy ← no; /* free up ROB entry */</td>
</tr>
<tr>
<td></td>
<td></td>
<td>/* free up dest register if no one else writing it */</td>
</tr>
<tr>
<td></td>
<td></td>
<td>if (RegisterStat[d].Reorder == h) {RegisterStat[d].Busy ← no;}</td>
</tr>
</tbody>
</table>
Tomasulo With Reorder buffer(1)

FP Op Queue

Reorder Buffer

Commit pntr

Dest Value Instruction Ready

F0 L.D F0, 0 (R1) N

ROB7 ROB6 ROB5 ROB4 ROB3 ROB2 ROB1

Oldest

To Memory

from Memory

FP adders

Reservation Stations

FP multipliers

Dest

Registers

FP adders

FP multipliers
Tomasulo With Reorder buffer(2)

Reorder Buffer

Registers

FP Op Queue

FP adders

FP multipliers

Reservation Stations

Commit pntr

Newest

Oldest

To Memory

from Memory

FP Op Queue

Dest Value Instruction Ready

ROB7 ROB6 ROB5 ROB4 ROB3 ROB2 ROB1

F4 MUL.D F4,F0,F2 N

F0 L.D F0,0(R1) N

Dest

2 MULD ROB1,R(F2)

Dest

1 R1

FP adders

FP multipliers

Commit pntr

To Memory

from Memory

FP Op Queue

Dest Value Instruction Ready

ROB7 ROB6 ROB5 ROB4 ROB3 ROB2 ROB1

F4 MUL.D F4,F0,F2 N

F0 L.D F0,0(R1) N

Dest

2 MULD ROB1,R(F2)

Dest

1 R1

FP adders

FP multipliers

Reservation Stations

Commit pntr

To Memory

from Memory

FP Op Queue

Dest Value Instruction Ready

ROB7 ROB6 ROB5 ROB4 ROB3 ROB2 ROB1

F4 MUL.D F4,F0,F2 N

F0 L.D F0,0(R1) N

Dest

2 MULD ROB1,R(F2)

Dest

1 R1

FP adders

FP multipliers

Reservation Stations

Commit pntr

To Memory

from Memory

FP Op Queue

Dest Value Instruction Ready

ROB7 ROB6 ROB5 ROB4 ROB3 ROB2 ROB1

F4 MUL.D F4,F0,F2 N

F0 L.D F0,0(R1) N

Dest

2 MULD ROB1,R(F2)

Dest

1 R1

FP adders

FP multipliers

Reservation Stations

Commit pntr

To Memory

from Memory
Tomasulo With Reorder buffer (3)

Reorder Buffer

FP Op Queue

FP Op Queue

Dest Value Instruction Ready

--- ROB2 S.D F4,0(R1) N

F4 MUL.D F4,F0,F2 N

F0 L.D F0,0(R1) N

To Memory

FP adders

Reservation Stations

FP multipliers

From Memory

Registers

Commit pntr

Dest

FP adders

FP multipliers

To Memory

Newest

Oldest

16
Tomasulo With Reorder buffer (4)

Reorder Buffer

FP Op Queue

Dest Value Instruction Ready

ROB7
ROB6
ROB5
ROB4
ROB3
ROB2
ROB1

Newest
Oldest

To Memory

from Memory

Dest

Dest

FP adders

FP multipliers

Reservation Stations

Commit pntr

FP adders

FP multipliers

FP Op Queue

ROB1, R(F2)

ROB1

ROB2

ROB3

ROB4

ROB5

ROB6

ROB7

DADIU R1, R1, #−8
S.D F4, 0(R1)
MUL.D F4, F0, F2
L.D F0, 0(R1)
Tomasulo With Reorder buffer(6)

Reorder Buffer

FP Op Queue

Commit ptrn

Registers

FP adders

FP multipliers

Reservation Stations

FP Op Queue

Dest Value

Instruction

Ready

F0

L.D F0,0(R1)

N

--

BNE R1,R2,LOOP

N

R1

DADIU R1,R1,#-8

Y

--

ROB2

S.D F4,0(R1)

N

F4

MUL.D F4,F0,F2

N

F0

L.D F0,0(R1)

N

ROB7

ROB6

ROB5

ROB4

ROB3

ROB2

ROB1

To Memory

from Memory

Dest

FP adders

FP multipliers

Reservation Stations

FP Op Queue

Dest

Newest

Oldest

cslab@ntua 2013-2014
Tomasulo With Reorder buffer (7)

Reorder Buffer

FP Op Queue

FP adders

FP multipliers

Reservation Stations

Dest

FP adders

FP multipliers

Reservation Stations

Dest Value Instruction Ready

<table>
<thead>
<tr>
<th>Dest</th>
<th>Value</th>
<th>Instruction</th>
<th>Ready</th>
</tr>
</thead>
<tbody>
<tr>
<td>F4</td>
<td>MUL.D F4,F0,F2</td>
<td>N</td>
<td></td>
</tr>
<tr>
<td>F0</td>
<td>L.D F0,0(R1)</td>
<td>N</td>
<td></td>
</tr>
<tr>
<td>R1</td>
<td>DADIU R1,R1,#-8</td>
<td>Y</td>
<td></td>
</tr>
<tr>
<td>ROB2</td>
<td>S.D F4,0(R1)</td>
<td>N</td>
<td></td>
</tr>
<tr>
<td>F4</td>
<td>MUL.D F4,F0,F2</td>
<td>N</td>
<td></td>
</tr>
<tr>
<td>F0</td>
<td>L.D F0,0(R1)</td>
<td>N</td>
<td></td>
</tr>
</tbody>
</table>

From Memory

To Memory

Dest

1 R1

6 ROB4
Tomasulo With Reorder buffer(8)

FP Op Queue

Reorder Buffer

Commit pntr

Registers

FP adders

Reservation Stations

FP multipliers

FP adders

FP multipliers

ROB7

ROB6

ROB5

ROB4

ROB3

ROB2

ROB1

Dest Value

Instruction

Ready

F4

MUL.D F4,F0,F2

N

F0

L.D F0,0(R1)

N

---

BNE R1,R2,LOOP

Y

R1

DADIU R1,R1,#-8

Y

---

ROB2

S.D F4,0(R1)

N

F4

MUL.D F4,F0,F2

N

F0

M[R1]

L.D F0,0(R1)

Y
Tomasulo With Reorder buffer (9)

Reorder Buffer
- Commit pntr

FP Op Queue

Registers

FP adders

FP multipliers

Reservation Stations

Dest Value Instruction Ready

<table>
<thead>
<tr>
<th>Dest</th>
<th>Value</th>
<th>Instruction</th>
<th>Ready</th>
</tr>
</thead>
<tbody>
<tr>
<td>F4</td>
<td></td>
<td>MUL.D F4,F0,F2</td>
<td>N</td>
</tr>
<tr>
<td>F0</td>
<td>M[ROB4]</td>
<td>L.D F0,0(R1)</td>
<td>Y</td>
</tr>
<tr>
<td>--</td>
<td></td>
<td>BNE R1,R2,LOOP</td>
<td>Y</td>
</tr>
<tr>
<td>R1</td>
<td></td>
<td>DADIU R1,R1,#-8</td>
<td>Y</td>
</tr>
<tr>
<td>--</td>
<td>ROB2</td>
<td>S.D F4,0(R1)</td>
<td>N</td>
</tr>
<tr>
<td>F4</td>
<td></td>
<td>MUL.D F4,F0,F2</td>
<td>N</td>
</tr>
</tbody>
</table>

FP adders

FP multipliers

Reservation Stations

Dest

FP Op Queue

Registers

To Memory

from Memory

Dest

FP Op Queue

Registers

To Memory

from Memory

Dest
Tomasulo With Reorder buffer (12)

<table>
<thead>
<tr>
<th>Dest</th>
<th>Value</th>
<th>Instruction</th>
<th>Ready</th>
</tr>
</thead>
<tbody>
<tr>
<td>F4</td>
<td></td>
<td>MUL.D F4,F0,F2</td>
<td>N</td>
</tr>
<tr>
<td>F0</td>
<td>M[ROB4]</td>
<td>L.D F0,0(R1)</td>
<td>Y</td>
</tr>
<tr>
<td>--</td>
<td></td>
<td>BNE R1,R2,LOOP</td>
<td>Y</td>
</tr>
<tr>
<td>R1</td>
<td></td>
<td>DADIU R1,R1,#-8</td>
<td>Y</td>
</tr>
<tr>
<td>--</td>
<td>ROB2</td>
<td>S.D F4,0(R1)</td>
<td>N</td>
</tr>
<tr>
<td>F4</td>
<td>VAL1</td>
<td>MUL.D F4,F0,F2</td>
<td>Y</td>
</tr>
</tbody>
</table>

FP Op Queue

Reorder Buffer

Commit pntr

Registers

FP adders

Reservation Stations

FP multipliers

FP adders

FP multipliers

To Memory from Memory

Dest

Dest

Dest

Dest

ROB1 ROB2 ROB3 ROB4 ROB5 ROB6 ROB7

Newest

Oldest

cslab@ntua 2013-2014
Tomasulo With Reorder buffer (13)

FP Op Queue

Reorder Buffer

Dest Value Instruction Ready
F4 MUL.D F4,F0,F2 N
F0 M[ROB4] L.D F0,0(R1) Y
-- BNE R1,R2,LOOP Y
R1 DADIU R1,R1,#-8 Y
-- ROB2 S.D F4,0(R1) N

Commit pntr

Registers

FP adders

Reservation Stations

FP multipliers

To Memory

from Memory

FP adders

FP multipliers

Dest

Dest

Dest

Dest
Tomasulo With Reorder buffer(13)

• Στο σημείο αυτό γίνεται commit το SD, ενώ καθώς αδειάζει ο ROB εισέρχονται καινούριες εντολές.

• Οι άλλες εντολές (DADDIU,BNE,LD) ενώ έχουν εκτελεστεί δεν έχουν γίνει ακόμα commit.

• Αν η πρόβλεψη taken για το BNE ήταν σωστή, οι επόμενες εντολές που έχουν εκτελεστεί γίνονται κανονικά commit.

• Αν ανακαλύψουμε όμως ότι ήταν λάθος, τότε απλά διαγράφουμε τις εντολές από το BNE και πάνω μέσα στον ROB. Η εκτέλεση συνεχίζεται από το σωστό σημείο.

  - Aggressive συστήματα θα μπορούσαν να κάνουν τη διαγραφή πρίν ο commit_pntr φτάσει στο BNE
Hazards

• Δεν υπάρχουν WAW, WAR hazards

• Για την αποφυγή RAW hazards ακολουθούμε τα εξής βήματα:
  – Αν κάποιο store προηγείται ενός load, καθυστερούμε το load μέχρι το store να υπολογίσει το address του
  – Αν load_address = store_address, τότε υπάρχει πιθανότητα RAW και:
    ➔ Αν η τιμή του store είναι γνωστή, την περνάμε στο load
    ➔ Αν η τιμή του store δεν είναι γνωστή, τότε το load χρησιμοποιεί ως source το νούμερο του ROB που περιέχει το store
  – Αποστολή του request στη μνήμη
Out-of-order έκτέλεση:

επανεξέταση υπερβαθμωτών αρχιτεκτονικών...
Βαθμωτή αρχιτεκτονική αγωγού

- μεταξύ δύο σταδίων του pipeline υπάρχει πάντα ένας ενδιάμεσος καταχωρητής δεδομένων (pipeline register ή buffer)

- στις βαθμωτές σωληνώσεις, κάθε buffer έχει μία μόνο θύρα εισόδου και μία εξόδου
Υπερβαθμωτή αρχιτεκτονική αγωγού

• κάθε buffer έχει πολλαπλές θύρες εισόδου και εξόδου, και αποτελείται απο πολλαπλούς ενδιάμεσους καταχωρητές

• κάθε ενδιάμεσος καταχωρητής μπορεί να λάβει δεδομένα μόνο από μία θύρα

• δεν υπάρχει δυνατότητα διακίνησης των δεδομένων μεταξύ των καταχωρητών του ίδιου buffer
Υπερβαθμωτή αρχιτεκτονική αγωγού – εκτέλεση εκτός σειράς (out-of-order)

- οι εντολές που καθυστερούν μέσα στη σωλήνωση (stall) παρακάμπτονται και συνεχίζεται η ροή εκτέλεσης με τις επόμενες εντολές
- out-of-order execution ή dynamic scheduling
Δυναμική αρχιτεκτονική αγωγού, με πολλαπλές, ετερογενείς σωληνώσεις

- o dispatch buffer λαμβάνει τις εντολές εν σειρά, και τις κατανέμει στις λειτουργικές μονάδες εκτός σειράς

- όταν οι εντολές ολοκληρώσουν την εκτέλεσή τους, o reorder buffer τις αναδιατάσσει, σύμφωνα με τη σειρά που υπαγορεύει το πρόγραμμα, προκειμένου να πιστοποιήσει τη σωστή ολοκλήρωσή τους
Γενική μορφή υπερβαθμωτής αρχιτεκτονικής αγωγού

- το στάδιο εκτέλεσης (execute) μπορεί να περιλαμβάνει πολλαπλές διαφορετικού τύπου σωληνώσεις, με διαφορετικό latency η κάθε μία
- αναγκαία τα στάδια dispatch και complete, για την αναδιάταξη και επαναφορά των εντολών σε σειρά
- παρεμβολή ενδιάμεσων buffers ανάμεσα σε διαδοχικά στάδια

In Program Order

- Fetch
- Instruction Buffer
- Dispatch
- Dispatch Buffer
- Execute
- Issuing Buffer
- Complete
- Completion Buffer
- Store Buffer
- Retire
Superscalar Pipeline Design

- Instruction Fetching Issues
- Instruction Decoding Issues
- Instruction Dispatching Issues
- Instruction Execution Issues
- Instruction Completion & Retiring Issues
Ανάγνωση εντολής (Instruction Fetch)

- Σε μία αρχιτεκτονική πλάτους $s$, πρέπει
dιαβάζονται $s$ εντολές σε κάθε κύκλο
μηχανής από την κρυφή μνήμη
εντολών (I-cache)

- Σε κάθε προσπέλαση της I-cache
διαβάζεται μία ολόκληρη γραμμή ($s$
εντολές ανά γραμμή): 1 cache line ανά
γραμμή της I-cache (a). Θα μπορούσε
μία cache line να επεκτείνεται σε
περισσότερες της μίας γραμμής (b).
Ανάγνωση εντολής (Instruction Fetch)

- Για την ανάγνωση εντολών σε κάθε κύκλο μηχανής θα πρέπει:
  
  - Οι εντολές (που ανήκουν στο ίδιο fetch group) να είναι ευθυγραμμισμένες (aligned) στην I-cache.
Ανάγνωση εντολής (Instruction Fetch)

• Εναλλακτικά, υπάρχουν μηχανισμοί ελέγχου της ροής των εντολών, που μπορούν να φροντίσουν για την ευθυγράμμιση των εντολών που ανήκουν στο ίδιο fetch group
  
  – Software (compiler static alignment)
  
  – Hardware (run time technique)
Αποκωδικοποίηση εντολών (Instruction Decode)

• Αναγνώριση των όποιων εξαρτήσεων μεταξύ εντολών – προώθηση των μη εξαρτημένων εντολών στο επόμενο στάδιο

• Αναγνώριση των εντολών άλματος

• Αποτελεί το κρισιμότερο στάδιο για την επίδοση ολόκληρης της αρχιτεκτονικής αγωγού

• Ακόμη μεγαλύτερη δυσκολία στις CISC εντολές: κάθε εντολή μεταφράζεται σε περισσότερες μικρο-εντολές (1,5-2 μορς / CISC εντολή για την Intel)
Αποκωδικοποίηση εντολών (Instruction Decode)

• Η αποκωδικοποίηση των εντολών CISC σε παράλληλες αρχιτεκτονικές αγωγού ή οι πολύ πλατιές σωλήνωσεις
  – Απαιτεί πολλαπλά στάδια αγωγού
  – Αυξάνει το branch penalty

• Πώς μπορεί να αποφευχθεί η αύξηση του βάθους του τμήματος αποκωδικοποίησης στη σωλήνωση;
Αποκωδικοποίηση εντολών (Instruction Decode)

• Λύση:
  – Μερική αποκωδικοποίηση των εντολών πριν την είσοδό τους στην I-cache (predecoding)

• Αύξηση του I-cache miss penalty

• Αύξηση του μεγέθους της I-cache (για να συμπεριληφθούν τα predecoded bits)

Ο μηχανισμός πρωθύστερης αποκωδικοποίησης του AMD K5
Διανομή των εντολών – Instruction Dispatch

- Το στάδιο αυτό αναλαμβάνει τη μεταγωγή από την κεντρική (centralized) διαχείριση εντολών στην κατανεμημένη εκτέλεσή τους
Διανομή των εντολών – Instruction Dispatch

- **Reservation station**: προσωρινός καταχωρητής αποθήκευσης των αποκωδικοποιημένων εντολών που δεν έχουν διαθέσιμα όλα τα ορίσματά τους
  - Κεντρικός καταχωρητής (centralized reservation station)
    » Για παράλληλες σωληνώσεις
  - Κατανεμημένοι καταχωρητές (distributed reservation station)
    » Για ετερογενείς σωληνώσεις
Centralized reservation station

• Ενοποίηση των σταδίων dispatch και issue
Distributed reservation station
Εκτέλεση εντολών – Instruction Execution

• Σύγχρονες τάσεις:
  – Πολλές παράλληλες σωληνώσεις (δύσκολη η out-of-order εκτέλεση με bypassing εντολών)
  – Διαφοροποιημένες μεταξύ τους σωληνώσεις
  – Βαθιές σωληνώσεις

• Συνήθης καταμερισμός (δεν ακολουθεί τη στατιστική αναλογία των προγραμμάτων σε τύπους εντολών):
  – 4 μονάδες ALU
  – 1 μονάδα διακλάδωσης (μπορεί να εκτελέσει θεωρητικά (speculatively) > 1 εντολές διακλάδωσης
  – 1 μονάδα ανάγνωσης/εγγραφής στη μνήμη (πολύ πολύπτυπη η υλοποίηση μνημών πολλαπλών εισόδων-εξόδων, μόνο με πολλαπλά banks)
  – Περισσότερες ειδικευμένες (και πιο αποδοτικές στην επίδοση) λειτουργικές μονάδες
Ολοκλήρωση και Αποδέσμευση εντολών – Instruction Completion and Retiring

• **Instruction Completion:** ενημέρωση της κατάστασης του μηχανήματος (machine state update)

• **Instruction Retiring:** ενημέρωση της μνήμης (memory state update)

• Αν η εντολή δεν περιλαμβάνει ενημέρωση της μνήμης, μετά το στάδιο ολοκλήρωσης, η εντολή αποδεσμεύεται

• Τα στάδια ολοκλήρωσης και αποδέσμευσης των εντολών πρέπει να εκτελέσουν τις εντολές εν σειρά
  – συνεπές arch. state
  – συνεπής κατάσταση μνήμης
Ολοκλήρωση και Αποδέσμευση Εντολών – Instruction Completion and Retiring

- Τα στάδια εντολών:
  - Fetch
  - Decode
  - Dispatch
  - Issue
  - Execute
  - Finish
  - Complete
  - Retire